在摩尔定律的推动下，集成电路制造中光刻的关键尺寸随之微缩，从 180 nm 技术节点开始，由于器件中最小线宽已经小于光刻机的曝光波长，曝光时相邻图形的衍射和干涉效应会导致像的畸变。因此，利用计算光刻技术来修正光学邻近效应变得至关重要。

北京超弦存储器研究院首席光刻科学家师江柳团队在发表“”，被选为21期亮点文章，介绍了逆向光刻技术的工作原理，国内外逆向光刻技术相关研究进展、成果和应用，分析工艺应用中各个环节的需求和挑战。同时介绍了与之配套的掩模制造工艺流程，逆向光刻掩模的制造挑战以及目前的解决方案。最后，讨论了未来逆向光刻技术的发展方向。

创刊六十周年主页

文章链接：

01

研究背景

光刻是先进集成电路制造的关键工艺，其利用光衍射-干涉和光化学反应原理，将集成电路图形从掩模版转移到半导体晶圆上。随着摩尔定律的不断推进，光刻关键尺寸逐步微缩，逼近光刻机的分辨率极限。由于光学邻近效应（图1）的作用，晶圆上的光刻成像图形偏离掩模图形，利用计算光刻技术来修正光学邻近效应变得必不可少。计算光刻在过去近20年蓬勃发展，成为掩模图形处理的关键步骤。逆向光刻技术是近几年投入量产使用的新型技术，它基于像素修正，不同于传统计算光刻修正方式。其具有更大的工艺窗口，更好的图形保真度和均匀性等显著优势。

图1光学邻近效应示意图

02

逆向光刻简介

2.1工作原理

基于图形像素幅值调整的光学邻近应修正（ILT）是一种新型的计算光刻技术，该技术首先对掩模图形进行像素化处理，然后结合光刻成像模型调整每个像素的幅值，以成本函数为评价标准对版图进行迭代修正，直至边缘放置误差（EPE）满足要求，进而在晶圆上曝光出最佳成像质量的图形。如图2（a）所示，掩模图形经光刻模型模拟得到虚拟曝光轮廓，该轮廓与目标图形的差值为成本函数，图2（b）展示了掩模图形的成本函数收敛过程。

图2 ILT优化迭代示意图。（a）光学成像模拟过程以及ILT迭代优化示意图；（b）第M以及M+1次优化得到的掩模形状和晶圆成像轮廓示意图，M+1次迭代后，EPE已经满足要求

2.2应用案例

相比于传统OPC，ILT在改善二维图形的边缘放置误差，提高图形的保真度及提升光刻工艺窗口方面具有显著优势。ILT在随机存取存储器（DRAM）、静态随机存取存储器（SRAM）、快闪存储器（FLASH）和Logic等产品中可以有效减小EPE、降低线端缩短、提高工艺窗口。图3展示了使用ILT和传统OPC得到的SEM图，ILT明显改善线端缩短和圆角化；相比于传统OPC，使用ILT的不同版图图形的工艺窗口可以提升20%~100%；以及ILT在45nm SRAM有源层、DRAM版图的应用案例。另外，LuminescentTech的Pang等对45nm以及32nm工艺节点的非密集图形进行了ILT相关的研究，该研究涵盖了DRAM、SRAM、FLASH以及随机逻辑等不同产品的图形成像性能分析。

图3 ILT在光刻性能提升方面的应用案例

2.3面临难点与解决思路

ILT技术的挑战主要体现在两方面。其一是ILT计算，由于ILT的核心是基于像素值进行版图修正，计算量相比传统OPC显著增加，全芯片的计算时间过长。目前常见的解决方案是将全芯片做切分，将这些切分的版图分别做ILT修正，然后把修正后的版图拼接起来，但这种做法会引起拼接时边缘不匹配的问题。其二是ILT掩模版制作，曲线ILT图形在掩模版制作时面临的问题主要有：1）缺乏成熟的掩模版工艺过程修正（MPC）技术；2）缺乏成熟的曲线掩模版数据处理（MDP）方法；3）使用传统可变形单电子束写版时间过长。

①全芯片运算时间长。目前，业界的普遍处理方法如图4示。将全芯片拆分为多个小单元，对每个单元分别进行版图优化，然后将优化后的各个单元进行拼接。

图4 全芯片版图拆分—“曼哈顿化”—再合并的ILT计算策略

②I LT版图合并中的拼接问题。目前解决“拼接问题”的策略主要有两种：1）以各个单元的边缘处为优化对象，把边缘处放在拼接后的环境里进行ILT优化，由于这种以边缘处为中心的优化方法依然需要将版图拆分为多个单元，单元间的再拼接过程又会引入“拼接问题”。2）不切分版图方法，LuminescentTech的水平集方法，英特尔的像素化ILT方法，Gauda/D2S的GPU加速频域曲线ILT方法都提出一些解决方案以及开发出一些相应的功能。

③ILT掩模版布局文件的内存问题。当前SEMIP39和P49标准集成电路布局格式允许使用的曲线表征方法有显式分段贝塞尔、隐式分段贝塞尔、均匀夹持B样条、均匀周期B样条等，通过使用三次贝塞尔函数和B样条曲线来描述ILT曲线图形，可以显著减少设计布局文件的数据量。

④ILT掩模版规则检查。对于传统的OPC或者“曼哈顿化”的ILT掩模图形，掩模版制造过程中的限制会在掩模版规则中进行说明，如图形最小线宽、最小间距、最小面积、最小的角对角间距等，直线掩模版图形掩模版规则检查（MRC）已经很成熟。针对曲线版图的MRC更具挑战性，MRC需要从现有的笛卡尔坐标系迁移到自然曲线坐标系来更加准确地描述工艺限制。

03

ILT掩模板制造

掩模版是在集成电路光刻工艺中使用的具有图形转移功能的模板。目前193nm浸没式光刻机标准的掩模版尺寸是152.4mm×152.4mm（6英寸×6英寸，1英寸=2.54cm），厚度是6.35mm（0.25英寸），其中曝光区域尺寸为104mm×132mm。由于掩模版是与微缩投影倍率4∶1的光刻机共同使用的，所以投影到晶圆的曝光区域尺寸为26mm×33mm。目前半导体界常用的掩模版主要分为三种类型：铬-玻璃二元掩模版，6%透射衰减相移掩模版及不透明硅化钼-玻璃掩模版。

传统掩模版制造流程主要包括掩模版数据处理和掩模版制造两大块，图5为简化的掩模版制造数据处理流程，对设计的图形进行OPC或ILT修正，之后在光罩厂进行MRC、MPC及MDP处理。MDP完成后，进入写版环节。

图5 版图OPC、MPC、MDP至晶圆曝光的数据流程图。（a）掩模数据处理流程；（b）掩模数据在不同步骤数据处理后的结果

面临挑战及解决策略

①降低曝光单元数量。目前的方法是将曲线形掩模版曼哈顿化，得到曼哈顿化版图。然后对曼哈顿化的版图进行MDP数据处理。

②曲线形版图的MPC处理。Mentor公司基于曲率等规则对图形做清理，取消曲率奇点的曲线图形。然后对版图进行曲率检测，按照曲率差异对曲线轮廓不同位置分类切割移动。

③VSB写版时间长。多电子束（MBMW）掩模写版可以有效解决该问题。不同于单电子束机器，多电子束机器可以在电子腔中生成多个电子束。该方法不仅可以调整电子束剂量，还能够更好地应对光源-掩模联合优化产生的非常复杂的掩模版图形，在线宽均匀性和图形放置误差方面优于VSB写版。

④准确量测表征ILT掩模版。针对该挑战，业界的共识是采用基于边缘轮廓的量测。

04

ILT未来发展方向

• 深度学习在逆向光刻技术上的应用。受到深度学习相关成功案例的启发，工业界和学术界的研发人员探索了深度学习在ILT领域的应用方案，以解决ILT计算时间长等方面的问题。

• 建立曲线形逆向光刻模型。传统OPC模型中使用区域分解法对掩模3D效应进行快速仿真，这种方法仅适用于“曼哈顿化”的图形，因此对于ILT而言，需要开发新的方法来模拟掩模3D效应。

• MWCO以及MBMW应用。直接采用MBMW机器进行曲线写版可避免VSB写版所面临的困难。因此需要建立MBMW MPC的新范式，比如基于图形边缘打断移动来实现电子束写版邻近效应的修正，或者基于多种电子剂量的MPC。

• GPU深度学习将推动基于GPU的计算平台成为主流。对于单指令流多数据流类型的计算，GPU的运算速度比CPU快10~100倍，但随着计算量的增长，GPU的功耗比CPU增加更快，降低GPU功耗将成为GPU平台的研究重点。随着EUV的发展，半导体行业对平台计算能力提出了更高的要求，为了实现更高的计算性能，GPU加速计算会成为主流。

作者简介

魏娟，2017年毕业于中国科学院大学，物理化学硕士，2017年毕业至今一直从事OPC模型相关工作，现就职于北京超弦存储器研究院Litho_PET团队，在国内先进技术节点逻辑芯片和DRAM芯片的OPC建模方面具有丰富经验。

王翠香，2022年毕业于中国科学院大学，凝聚态物理博士，2022年毕业至今一直从事先进光刻工艺研发工作，现就职于北京超弦存储器研究院Litho_ALT团队。

师江柳博士，北京超弦存储器研究院首席光刻科学家。师博士长期从事半导体光刻领域设备和工艺研发及技术支持，取得多项核心技术成果。曾先后在阿斯麦(ASML)中国和荷兰总部和应用材料(Applied Materials) 中国和硅谷总部工作多年，为国内外先进芯片企业提供光刻、测量、控制、良率成套解决方案，加速工艺研发和大规模生产。师博士毕业于天津大学，获得化学工程学士、硕士、博士学位。